期刊发表网电话

全国热线
022-83699069

手机处理器的低功耗设计

作者: 发布时间:2020-01-19 13:32:45 阅读: 49 次

 

摘要:

文章主要对手机处理器的低功耗设计进行了讨论,结合作者的工作经验,重点对处理器件的电压选择、时钟电路设计、IO管脚设计、电平匹配几个方面进行了详细讨论。

 

 

关键字:

移动通信,低功耗,协处理器

 

 

内容索引

1 手机低功耗介绍 4

2 协处理器的硬件低功耗设计 5

2.1 电压选择 5

2.2 时钟电路设计 6

2.3 I/O管脚设计 7

2.4 处理器与外设的电平匹配 7

 

 

 

 

图表索引

Table 1  VDD_CORE:电压V电流消耗 5

Table 2  晶体起振电路 6

 

 

 

1手机低功耗介绍

 

随着智能手机的普及和高速移动数据的广泛应用,手机的使用频率越来越高。而用户对手机的依赖,使得手机功耗问题变得更加重要。本文打算重点讨论处理器的低功耗设计。

2协处理器的硬件低功耗设计

处理器是整个终端在工作和休眠时更大的功耗大户,并且处理器的设计在整个终端的设计中居于核心位置。因此我们先讨论功处理器的低功耗设计。

2.1 电压选择

目前市面上的很多处理器可以提供一个宽电压范围,以本人曾经参于设计的一个处理器芯片为例,核心CORED电压支持范围从1.2V-1.8V均可。但在实际使用测试中我们可以发现芯片在1.2V供电电压时所消耗的电流并不比在1.8V的电压状态小增加多少电流,如下表“Table 1  VDD_CORE:电压V电流消耗”

Table 1  VDD_CORE:电压V电流消耗

低速运行电流 中速运行电流 高速运行电流

1.2V 63mA 115mA 456mA

1.5V 61mA 108mA 447mA

1.8V 58mA 101mA 442mA

根据 功率消耗 P = V*I 公式, 在中速运行时,在1.2V1.8V供电电压下,分别消耗的功率为

P(1.2)= 1.2*115=139(mW)

P(1.8)= 1.8*112=201.6(mW)

能耗比例=(139/201.6)/0.9*=76.6%

再考虑到90%的转换效率因素,采用1.2V供电所消耗的能量,只是采用1.8V供电时的76.6%。这对于整机功耗的降低是一个非常可观的要素。因此从功耗方面考虑,尽可能选择低电压处理器芯片,尽可能使用所选处理器芯片的低电压值,将对整机功耗的降低有极大的帮助。

当然处理器芯片可支持的电压,与处理器制作时所选用的工艺有着极为密切的关系,所以处理器在这个方面的进一步发展也必然受限于芯片制成工艺的改进。

2.2 时钟电路设计  

处理器一般都需要两个外部时钟源,一个高频工作时钟,常用的有24M26M等。一个低频时钟,用于维持处理器在睡眠时的中断响应和实时时钟电路,频率一般为32.768K。当处理器处于休眠状态时主时钟和相关的振荡电路会被关闭,只留下32.768K时钟来维持系统所需的时钟需求。

在设计时钟电路时,大家会注意晶体的匹配电容,以保证晶体在上电后能够正常起振。但却很少有人去关心晶体振荡的波形和幅值。一个完整的晶体振荡电路如下Table 2  晶体起振电路”

Table 2  晶体起振电路

 

其中C1,C2承担匹配电容的角色,R1用于调整电路Q值,而R2大家在设计中经常默认为0电阻,其实这个电阻有其存在的意义。整个起振电路形成一个完整的360度闭环,满足起振条件。而振荡波形却会受外围电路的影响,很多情况下,我们会发现电路振荡波形峰峰值已经远远超出处理器的要求,甚至超过了晶体的承受范围,极端情况下会导致晶体的损坏。我们可以通过调节R2的值来有效的降低整个振荡电路的功耗,在满足处理器波形需求和低功耗方面取得一个较好的平衡点。

2.3I/O管脚设计   

为给处理器的IO在上电时一个确定的输入状态,或者提高处理器IO的输出能力,我们在设计时经常会给处理器的IO管脚增加一些上下拉的电阻。当我们增加这些上下拉电阻时,必须要考虑这些电阻对功耗的影响。

IO控制增加上下拉电阻时,我们首先要考虑这个输出IO平时的工作状态,比如这个IO网络在一般情况下处于高电平状态时,我们要极力避免给他增加下拉的电阻,如果要用,也需要尽可能增大阻值来减小电流。因为在这个下拉电阻两端产生的压差必然会产生电流,从而增加整个系统功耗。以一个10K的下拉电阻为例,如果IO网络处于高电平状态且高电平为1.8V电压,则在这个电阻上消耗的电流为:

1.8/10K= 0.18mA

这个电流看似不起眼,但如果系统中有5个这样的漏点,增加的电流就会达到0.9mA。对比现在的处理器芯片在休眠时的耗电一般均小于2mA,这样的耗电已经是一个非常大的开销了。

处理器的输入输出管脚一般内部均配置有上下拉电阻,我们在选择输入输出管脚时,也需要考虑内部上下拉电阻对功耗的影响。因为上下拉电阻与输入输出网络产生的压差,也必然会产生电流消耗。因此我们应该尽可能选择上下拉出网络电平一致的输入输出管脚。

2.4处理器与外设的电平匹配  

处理器与外设接口之间的电平匹配不当,也会大大增加终端的整机功耗。在处理器与外设接口互连时我们要尽可能保证双方的电平是能够匹配的。比如外设是3V电平,处理器是1.8V电平,则双方之间的IO不能直接互连,需要通过一个电平转换芯片进行转换。特别是对于一个同时支持多个电平的处理器,我们更是需要小心选择。

我曾经遇到一个手机的睡眠电流问题,整个系统的睡眠电流非常高,达到8mA,但每个子系统的电流设置均正常。检查处理器的每路供电,发现处理器IO供电的电流异常。检查IO电路的每个输入输出,却没有发现异常。在排查外设电压时,我发现睡眠时NAND的核心电压被异常抬高,因此将怀疑重点放在NAND 芯片的连接方面。经过检查,我发现NAND_WP信号,在AP正常工作时是1.8V电平,但当AP休眠后AP的输出电平却由1.8V变成了3V。输入输出信号电平比芯片的IO电平高,形成了到灌电流,最终通过这个输入输出管脚浪费了很多电流。